您好!欢迎光临烜芯微科技品牌官网!

深圳市烜芯微科技有限公司

ShenZhen XuanXinWei Technoligy Co.,Ltd
二极管、三极管、MOS管、桥堆

全国服务热线:18923864027

  • 热门关键词:
  • 桥堆
  • 场效应管
  • 三极管
  • 二极管
  • mos管开关电路设计介绍
    • 发布时间:2024-07-10 16:19:44
    • 来源:
    • 阅读次数:
    mos管开关电路设计介绍
    mos管在高频开关变换器中,设计人员面临着处理开关噪声的共同挑战。特别是当高侧Mosfet打开时,之前处于导电状态的低侧FET的体二极管关闭。在关闭过程中,体二极管产生峰值反向恢复电流,然后突然断开。
    mos管由于电路中寄生电感虽小但有限,反向恢复电流会在电路中循环,直至损耗。这将导致mos管电压超调和振铃的相位节点,这是非常不可取的。如果超调足够严重,低侧FFT可能再次打开或进入雪崩击穿。另一方面,振铃可能会导致相对于地面的负尖峰,这些尖峰可能会耦合到负载中的敏感电子元件上,导致故障。一个明显的解决方案是使用一个集成肖特基的低侧场效应晶体管如 SR-FET。肖特基的反向恢复电流要小得多,这就减少了电路中的循环能量。
    在系统设计中,降低开关噪声的最佳方法是减小寄生电感。mos管寄生电感的来源是输入电容和开关器件之间的长径迹,此外,功率包内的连接线也造成了不需要的电感。应该遵循良好的布局实践,例如将旁路电容器非常靠近开关设备的引线,将主电流回路的面积最小化。低源电感的封装,如Ultra SO-8,应该用于开关噪声是主要考虑的地方。
    然而,在实际mos管电路中,寄生电感不能完全消除。在大型复杂系统(如计算机主板)中实现理想的布局可能并不容易。在这些情况下,一个实际的解决振铃问题的办法是一个缓冲器跨相位节点到地面。在这里,我们将考虑简单的RC缓冲器,并描述如何设计一个最佳性能。
    mos管开关电路设计
    上面的原理图是一个同步降压变换器的简化图。所有的寄生电感被集中在一起,显示为Lckt。如上所述,它们包括微量电感和封装电感。带Lck环的寄生电容主要来自于处于关断状态的低侧场效应晶体管的输出电容Coss。我们的目标是计算Rsnub和Csnub的值以及缓冲电阻的额定功率。该方法将通过一个实例加以说明。这些波形是在主板上的一个辅助同步降压转换器中得到的,该转换器为DDR存储器供电。输入5V,输出1.8V/5A。FET在D-Pak中是AOD484。下图显示电路中没有任何缓冲器的严重铃声。峰值超调是输入电压的三倍。
    mos管开关电路设计
    特性阻抗
    从经典电路理论可知,缓冲电阻m的最优值等于LC电路的特性阻抗。在这种情况下,电容值是knov从FET数据表,但电感分布在整个pc板,很难预测。确定Lckt的一种实用方法是详细观察振铃波形并测量其频率。上图右上角的波形显示了118m或8.5 nS周期的振铃频率。
    Tring = 2 * π * SQRT (Lckt * Coss)   or, having measured Tring     Lckt = Tring2 / (4 * π2 * Coss) 
    mos管AOD44数据表给出了在VDS=15V时COS值为142 pF。然而,COSs是一个函数。在较低的电源电压下,VDS和VDS会显著升高。在我们的5V电源下,它接近220 pf,从特征曲线上看。使用该值,计算LCKT为8.3 NH自由振荡电路的特性阻抗为sqrt(lckt/coss)6 ohm。这是衰减振荡所需电阻的有效值。考虑到一些电路中已经存在电阻,我们可以选择5欧姆作为缓冲电阻。
    缓冲电容值是一种折衷。较大的电容器将提供过阻尼。减少振荡次数。但电容器也能储存1/2的CV2和每一个周期都会对效率产生边际效应。一个有用的参数是sNub xCSub时间常数,表示为振铃周期Trp的倍数。这个标准做法是使用3或更高的倍数。
    Csnub = 3 x Tring / Rsnub
    在我们的mos管例子中,csnub的最小值是4.7nf。在主板中,10 nF的值是选择提供额外的阻尼。因为输入只有5伏,所以不会造成过大的损耗在减震器里。下面左边的图片显示了一个低值缓冲器2nf+1的效果欧姆。将其与右侧的减震器进行比较,减震器的优化值为10 nF+5 Ohm
    mos管开关电路设计
    最后,缓冲电阻的大小应能耗散电容器中储存的能量Psnub = ½ * Csnub * Vin2 * Fsw
    记住,fsw是转换器的开关频率,而不是响铃的开关频率。在我们的例子中开关频率为300 kHz,使功率损耗为37毫瓦,小于0.5%。输出功率。
    结论
    值得重复的是,电路中的寄生电感分布在整个印刷电路板上并包括包装导入。而缓冲元件的计算是假设的它们的有效值,没有办法把它们放在电路中提供理想的阻尼。减少过冲和响铃的最好方法是将电路中的不良电感具有良好的布局实践。选择右下侧具有低电感封装和/或集成肖特基体二极管的FET将提供额外的好处。
    〈烜芯微/XXW〉专业制造二极管,三极管,MOS管,桥堆等,20年,工厂直销省20%,上万家电路电器生产企业选用,专业的工程师帮您稳定好每一批产品,如果您有遇到什么需要帮助解决的,可以直接联系下方的联系号码或加QQ/微信,由我们的销售经理给您精准的报价以及产品介绍
     
    联系号码:18923864027(同微信)
    QQ:709211280

    相关阅读