衬偏效应（体效应）
对于MOS-IC而言，在工作时，其中各个MOSFET的衬底电位是时刻变化着的，若对器件衬底的电位不加以控制的话，那么就有可能会出现场感应结以及源-衬底结出现正偏的现象；一旦发生这种现象时，器件和电路的沟道导电作用即告失效。
所以，对于IC中的MOSFET，需要在衬底与源区之间加上一个适当高的反向电压，以使得场感应结始终保持为反偏状态，该所加的电压就称为衬偏电压，这样一来即可保证沟道始终能够正常导电。简言之，衬偏电压就是为了防止MOSFET的场感应结以及源结和漏结发生正偏、而加在源-衬底之间的反向电压。
由于加上了衬偏电压的缘故，即会引起若干影响器件性能的现象和问题，这就是衬偏效应（衬偏调制效应），又称为MOSFET的体效应。
MOS管体效应（衬偏效应）分析
MOSFET 的体效应（body-effect，也叫衬底调制效应/衬偏效应），主要是来源于 MOS 管的 S-B（Source-Bulk）端之间的偏压对 MOSFET 阈值电压 vth 的影响：
以 NMOS 的晶体管为例，当晶体管的源端的电势高于体端电势时，源和体区的二极管反偏程度增加，栅下面的表面层中将有更多的空穴被吸引到衬底，使耗尽层中留下的不能移动的负离子增多，耗尽层宽度增加，耗尽层中的体电荷面密度 Qdep 也增加。
而从一般的 MOSFET 的阈值电压的关系式中 Vth 与 Qdep 的关系（可以考率 Vth 为 MOS 栅电容提供电荷以对应另一侧耗尽区固定电荷的大小），可以看到阈值电压将升高。
在考虑体效应之后，MOS 管的阈值电压可以写为：
其中 γ 称为体效应因子， 通常与具体工艺相关。
我们可以在图二直观的了解 VSB 对 Vth 的影响，随着 VSB 电压的增加，阈值电压相应的增大。
相应的, 由于体效应的存在, 在 MOSFET 的小信号模型中, 需要在 gm*VGS 的电流源旁并联一个大小为 gmb*VBS 的电流源。
实际上，体效应也可看成在 MOSFET 中存在由体端电压控制的寄生的 JFET，若认为 MOSFET 的栅电压通过栅电容 Cox 控制沟道，则此 JFET 可以认为是通过耗尽区电容 CD 来控制沟道的导电能力。
对于 N 阱工艺，由于阱区的掺杂浓度一般高于衬底的掺杂浓度，考虑到体效应与杂质浓度成正比（也可认为 N-well 中有更大的耗尽层电容），因此 PMOS 相较 NMOS 有更显著的体效应。
一般可以将PMOS 的 N-well 和 S 端接一起以消除体效应时，但此时需要注意 N-well 到衬底的电容的影响（这一电容在模型中可能不会考虑，一般可以假设电容大小为0.1fF/um^2 ） 确定是否影响电路中的信号通路。
衬偏效应的影响：
1.阈值电压升高
2.沟道电阻增大
3.产生背栅调制作用
4.产生衬底电容
5.输出电阻降低
如何降低衬偏效应的影响？
1、将源端与漏端短接。这也是采用的方法，如将NMOS的源漏都接地，将PMOS的源漏都接VDD。
2、改进电路结构。对于某些不能将源漏短接的情况，便只能在电路结构层面上进行改进。如在CMOS中采用有源负载。
3、降低衬底的掺杂浓度，或者减小氧化层厚度（增强栅极的控制能力）。
4、源极和衬底短接。这可以完全消除衬偏效应的影响，但是这需要电路和器件结构以及制造工艺的支持，并不是在任何情况下都能够做得到的。
〈烜芯微/XXW〉专业制造二极管，三极管，MOS管，桥堆等，20年，工厂直销省20%，上万家电路电器生产企业选用，专业的工程师帮您稳定好每一批产品，如果您有遇到什么需要帮助解决的,可以直接联系下方的联系号码或加QQ/微信，由我们的销售经理给您精准的报价以及产品介绍
联系号码：18923864027（同微信）
QQ：709211280