PMOS LDO
图所示为 PMOS LDO 架构。为调节所需的输出电压,反馈回路将控制漏-源极电阻 RDS。随着 VIN 逐渐接近 VOUT(nom),误差放大器将驱动栅-源极电压 VGS 负向增大,以减小 RDS,从而保持稳压。
![LDO PMOS NMOS](http://www.ejiguan.cn/uploadfile/2023/0403/20230403063542854.jpg)
但是,在特定的点,误差放大器输出将在接地端达到饱和状态,无法驱动 VGS 进一步负向增大。RDS 已达到其最小值。将此 RDS 值与输出电流 IOUT 相乘,将得到压降电压。
请记住,随着 VGS 负向增大,能达到的 RDS 值越低。通过提升输入电压,可以使VGS 值负向增大。因此,PMOS 架构在较高的输出电压下具有较低的压降。下图展示了此特性。
![LDO PMOS NMOS](http://www.ejiguan.cn/uploadfile/2023/0403/20230403063559516.jpg)
如图所示,TPS799 的压降电压随输入电压(也适用于输出电压)增大而降低。这是因为随着输入电压升高 VGS会负向增大。
NMOS LDO
NMOS 架构如图所示,反馈回路仍然控制 RDS。但是,随着VIN 接近 VOUT(nom),误差放大器将增大 VGS 以降低 RDS,从而保持稳压。
![LDO PMOS NMOS](http://www.ejiguan.cn/uploadfile/2023/0403/20230403063610233.jpg)
在特定的点,VGS 无法再升高,因为误差放大器输出在电源电压 VIN 下将达到饱和状态。达到此状态时,RDS处于最小值。将此值与输出电流 IOUT 相乘,会获得压降电压。
不过这也会产生问题,因为误差放大器输出在 VIN 处达到饱和状态,随着 VIN 接近 VOUT(nom),VGS 也会降低。这有助于防止出现超低压降。
偏置 LDO
很多 NMOS LDO 都采用辅助电压轨,即偏置电压 VBIAS,如图所示。
![LDO PMOS NMOS](http://www.ejiguan.cn/uploadfile/2023/0403/20230403063628519.jpg)
![LDO PMOS NMOS](http://www.ejiguan.cn/uploadfile/2023/0403/20230403063643816.jpg)
电荷泵将提升 VIN,以便误差放大器在缺少外部 VBIAS 电压轨的情况下仍可以生成更大的 VGS 值。
〈烜芯微/XXW〉专业制造二极管,三极管,MOS管,桥堆等,20年,工厂直销省20%,上万家电路电器生产企业选用,专业的工程师帮您稳定好每一批产品,如果您有遇到什么需要帮助解决的,可以直接联系下方的联系号码或加QQ/微信,由我们的销售经理给您精准的报价以及产品介绍
联系号码:18923864027(同微信)
QQ:709211280