漏极开路输出原理
和集电极开路一样，顾名思义，开漏电路就是指从MOSFET的漏极输出的电路。典型的用法是在漏极外部的电路添加上拉电阻到电源如图所示。完整的开漏电路应由开漏器件和开漏上拉电阻组成。
这里的上拉电阻R的阻值决定了逻辑电平转换的上升/下降沿的速度。阻值越大，速度越低，功耗越小。因此在选择上拉电阻时要兼顾功耗和速度。标准的开漏脚一般只有输出的能力。添加其它的判断电路，才能具备双向输入、输出的能力。
很多单片机等器件的I/O就是漏极开路形式，或者可以配置成漏极开路输出形式，如51单片机的P0口就为漏极开路输出。在实际应用中可以将多个开漏输出的引脚连接到一条线上，这样就形成“线与逻辑”关系。
注意这个公共点必须接一个上拉电阻。当这些引脚的任一路变为逻辑0后，开漏线上的逻辑就为0了。在I2C等接口总线中就用此法判断总线占用状态。
同集电极开路一样，利用外部电路的驱动能力，减少IC内部的驱动。当IC内部MOSFET导通时，驱动电流是从外部的VCC流经上拉电阻，再经MOSFET到GND。IC内部仅需很下的栅极驱动电流，因此漏极开路也常用于驱动电路中。
特点
1）利用外部电路的驱动能力，减少ic内部的驱动。 或驱动比芯片电源电压高的负载。
2）可以将多个开漏输出的pin，连接到一条线上。通过一只上拉电阻，在不增加任何器件的情况下，形成“与逻辑”关系。这也是i2c，smbus等总线判断总线占用状态的原理。如果作为图腾输出必须接上拉电阻。
接容性负载时，下降沿是芯片内的晶体管，是有源驱动，速度较快；上升延是无源的外接电阻，速度慢。如果要求速度高电阻选择要小，功耗会大。所以负载电阻的选择要兼顾功耗和速度。
3）可以利用改变上拉电源的电压，改变传输电平。例如加上上拉电阻就可以提供ttl/cmos电平输出等。
4）开漏pin不连接外部的上拉电阻，则只能输出低电平。一般来说，开漏是用来连接不同电平的器件，匹配电平用的。
5）正常的cmos输出级是上、下两个管子，把上面的管子去掉就是open-drain了。这种输出的主要目的有两个：电平转换和线与。
6）由于漏级开路，所以后级电路必须接一上拉电阻，上拉电阻的电源电压就可以决定输出电平。这样你就可以进行任意电平的转换了。
7）线与功能主要用于有多个电路对同一信号进行拉低操作的场合，如果本电路不想拉低，就输出高电平，因为open-drain上面的管子被拿掉，高电平是靠外接的上拉电阻实现的。（而正常的cmos输出级，如果出现一个输出为高另外一个为低时，等于电源短路。）
8）open-drain提供了灵活的输出方式，但是也有其弱点，就是带来上升沿的延时。因为上升沿是通过外接上拉无源电阻对负载充电，所以当电阻选择小时延时就小，但功耗大；反之延时大功耗小。所以如果对延时有要求，则建议用下降沿输出。
什么是线或逻辑与线与逻辑？
在一个结点（线）上， 连接一个上拉电阻到电源 vcc 或 vdd 和 n 个 npn 或 nmos 晶体管的集电极 c 或漏极 d， 这些晶体管的发射极 e 或源极 s 都接到地线上， 只要有一个晶体管饱和， 这个结点（线）就被拉到地线电平上。
因为这些晶体管的基极注入电流（npn）或栅极加上高电平（nmos）， 晶体管就会饱和， 所以这些基极或栅极对这个结点（线）的关系是或非 nor 逻辑。 如果这个结点后面加一个反相器， 就是或 or 逻辑。
注：个人理解：线与，接上拉电阻至电源。（~a）&（~b）=~（a+b），由公式较容易理解线与此概念的由来；
如果用下拉电阻和 pnp 或 pmos 管就可以构成与非 nand 逻辑， 或用负逻辑关系转换与/或逻辑。
注：线或，接下拉电阻至地。（~a）+（~b）=~（ab）;
这些晶体管常常是一些逻辑电路的集电极开路 oc 或源极开路 od 输出端。 这种逻辑通常称为线与/线或逻辑， 当你看到一些芯片的 oc 或 od 输出端连在一起， 而有一个上拉电阻时， 这就是线或/线与了， 但有时上拉电阻做在芯片的输入端内。
顺便提示如果不是 oc 或 od 芯片的输出端是不可以连在一起的， 总线 bus 上的双向输出端连在一起是有管理的， 同时只能有一个作输出， 而其他是高阻态只能输入。
〈烜芯微/XXW〉专业制造二极管，三极管，MOS管，桥堆等，20年，工厂直销省20%，上万家电路电器生产企业选用，专业的工程师帮您稳定好每一批产品，如果您有遇到什么需要帮助解决的,可以直接联系下方的联系号码或加QQ/微信，由我们的销售经理给您精准的报价以及产品介绍
联系号码：18923864027（同微信）
QQ：709211280