了解基于电源抑制参数的去耦需求解析
本文将讨论如何通过电源去耦来保持电源进入集成电路（IC）的各点的低阻抗。
诸如放大器和转换器等模拟集成电路具有至少两个或两个以上电源引脚。对于单电源器件，其中一个引脚通常连接到地。诸如ADC和DAC等混合信号器件可以具有模拟和数字电源电压以及 I/O电压。像FPGA这样的数字IC还可以具有多个电源电压，例如内核电压、存储器电压和I/O电压。
不管电源引脚的数量如何，IC数据手册都详细说明了每路电源的的允许范围，包括推荐工作范围和最大绝对值，而且为了保持正常工作和防止损坏，必须遵守这些限制。
然而，由于噪声或电源纹波导致的电源电压的微小变化—即便仍在推荐的工作范围内—也会导致器件性能下降。例如在放大器中，微小的电源变化会产生输入和输出电压的微小变化，如图所示。
放大器的电源抑制显示输出电压对电源轨变化的灵敏度
如果放大器正在驱动负载，并且在电源轨上存在无用阻抗，则负载电流会调制电源轨，从而增加交流信号中的噪声和失真。
适当的局部去耦在PCB上是必不可少的。
典型的4层PCB通常设计为接地层、电源层、顶部信号层和底部信号层。表面贴装IC的接地引脚通过引脚上的过孔直接连接到接地层，从而最大限度地减少接地连接中的无用阻抗。
电源轨通常位于电源层，并且路由到IC的各种电源引脚。显示电源和接地连接的简单IC模型如图2所示。
IC内产生的电流流过走线阻抗Z的电流产生电源电压VS的变化，这将会产生各种类型的性能降低。
通过使用尽可能短的连接，将适当类型的局部去耦电容直接连接到电源引脚和接地层之间，可以最大限度地降低对功率噪声和纹波的灵敏度。去耦电容用作瞬态电流的电荷库，并将其直接分流到地，从而在IC上保持恒定的电源电压。虽然回路电流路径通过接地层，但由于接地层阻抗较低，回路电流一般不会产生明显的误差电压。
下图显示了高频去耦电容必须尽可能靠近芯片的情况。否则，连接走线的电感将对去耦的有效性产生不利影响。
高频去耦电容的正确和错误放置
图左侧，电源引脚和接地连接都可能短，所以是最有效的配置。然而在图右侧中，PCB走线内的额外电感和电阻将造成去耦方案的有效性降低，且增加封闭环路可能造成干扰问题。
电源去耦路径
去耦电容摆放的位置及PCB走线是相当重要的，不合理的走线可能会使去耦电容几乎没有起到作用
在计算并联有电容的负载发生阶跃，负载两端的电压变化情况时，有公式 ΔU=IR
其中
I 为负载电流，R为电容的等效串联电阻。可见，去耦电容的等效串联电阻越小，负载阶跃时电压的变化量越小。平时使用的电解电容具有一定的R，这是不可避免的，只能通过优化布线来减少PCB走线对R的影响。
在 PCB 布局时，应检查去耦电容的放置是否符合以下原则：
（1）将电解电容放置在电源芯片或大电流负载的附近；
（2）0.1uF 瓷片电容最靠近芯片引脚放置；
（3）电源走线经过电容引脚之后再到达芯片供电引脚。
在设计大电流PCB时，经常需要使用多边形铺铜工具来布线，这可以增大走线所承受的电流，但有一些需要注意的地方。
走线加宽后，电流路径的宽度增加，于是，在左图中，大部分的电流沿着橙色箭头的方向流入芯片，仅有小部分电流由绿色箭头，流经去耦电容，再流入芯片，这回降低电容的去耦作用。因此，如右图所示，在电容的引脚处划开，可以使电流先流经去耦电容，在流入芯片。
在实际电路板的布线中，最好是沿着电路的电流流动方向来进行电路的设计。
选择正确类型的去耦电容
低频噪声去耦通常需要用电解电容（典型值为1µF至100µF），以此作为低频瞬态电流的电荷库。将低电感表面贴装陶瓷电容（典型值为0.01µF至0.1µF）直接连接到IC电源引脚，可最大程度地抑制高频电源噪声。所有去耦电容必须直接连接到低电感接地层才有效。此连接需要短走线或过孔，以便将额外串联电感降至最低。
大多数IC数据手册在应用部分说明了推荐的电源去耦电路，用户应始终遵循这些建议，以确保器件正常工作。
铁氧体磁珠并非始终必要，但可以增强高频噪声隔离和去耦，通常较为有利。这里可能需要验证磁珠永远不会饱和，特别是在运算放大器驱动高输出电流时。当铁氧体饱和时，它就会变为非线性，失去滤波特性。
在为去耦应用选择合适的类型时，需要仔细考虑由于寄生电阻和电感产生的非理想电容性能。
电话：18923864027（同微信）
QQ：709211280
〈烜芯微/XXW〉专业制造二极管，三极管，MOS管，桥堆等，20年，工厂直销省20%，上万家电路电器生产企业选用，专业的工程师帮您稳定好每一批产品，如果您有遇到什么需要帮助解决的,可以直接联系下方的联系号码或加QQ/微信，由我们的销售经理给您精准的报价以及产品介绍