MOSFET击穿电压有哪几种

场效应管的三极:源级（Source）S、漏级（Drain）D、栅级（Gate）G

(这里不讲栅极GOX击穿了啊，只针对MOSFET击穿电压漏极电压击穿)

先讲测试条件，都是源栅衬底都是接地，然后扫描漏极电压，直至Drain端电流达到1uA。所以从器件结构上看，它的漏电通道有三条：Drain（漏级）到source（源级）、Drain（漏级）到Bulk、Drain（漏级）到Gate（栅级）。

1)MOSFET击穿电压-Drain（漏极）->Source（源极）穿通击穿

这个主要是Drain（漏极）加反偏电压后，使得Drain（漏极）/Bulk的PN结耗尽区延展，当耗尽区碰到Source（源极）的时候，那源漏之间就不需要开启就形成了通路，所以叫做穿通(punchthrough)。那如何防止穿通呢,这就要回到二极管反偏特性了，耗尽区宽度除了与电压有关，还与两边的掺杂浓度有关，浓度越高可以抑制耗尽区宽度延展，所以flow里面有个防穿通注入(APT:AntiPunchThrough)，记住它要打和well同type的specis。当然实际遇到WAT的BV跑了而且确定是从Source（源极）端走了，可能还要看是否PolyCD或Spacer宽度，或者LDD_IMP问题了，那如何排除呢这就要看你是否NMOS和PMOS都跑了POLYCD可以通过Poly相关的WAT来验证。

对于穿通击穿，有以下一些特征：

(1)穿通击穿的击穿点软，击穿过程中，电流有逐步增大的特征，这是因为耗尽层扩展较宽，产生电流较大。另一方面，耗尽层展宽大容易发生DIBL效应，使源衬底结正偏出现电流逐步增大的特征。

(2)穿通击穿的软击穿点发生在源漏的耗尽层相接时，此时源端的载流子注入到耗尽层中，被耗尽层中的电场加速达到漏端，因此，穿通击穿的电流也有急剧增大点，这个电流的急剧增大和雪崩击穿时电流急剧增大不同，这时的电流相当于源衬底PN结正向导通时的电流，而雪崩击穿时的电流主要为PN结反向击穿时的雪崩电流，如不作限流，雪崩击穿的电流要大。

(3)穿通击穿一般不会出现破坏性击穿。因为穿通击穿场强没有达到雪崩击穿的场强，不会产生大量电子空穴对。

(4)穿通击穿一般发生在沟道体内，沟道表面不容易发生穿通，这主要是由于沟道注入使表面浓度比浓度大造成，所以，对NMOS管一般都有防穿通注入。

(5)一般的，鸟嘴边缘的浓度比沟道中间浓度大，所以穿通击穿一般发生在沟道中间。

(6)多晶栅长度对穿通击穿是有影响的，随着栅长度增加，击穿增大。而对雪崩击穿，严格来说也有影响，但是没有那么显著。

2)MOSFET击穿电压-Drain（漏极）->Bulk雪崩击穿

这就单纯是PN结雪崩击穿了(**alancheBreakdown)，主要是漏极反偏电压下使得PN结耗尽区展宽，则反偏电场加在了PN结反偏上面，使得电子加速撞击晶格产生新的电子空穴对(Electron-Holepair)，然后电子继续撞击，如此雪崩倍增下去导致击穿，所以这种击穿的电流几乎快速增大，I-Vcurve几乎垂直上去，很容烧毁的。(这点和源漏穿通击穿不一样)

那如何改善这个junctionBV呢所以主要还是从PN结本身特性讲起，肯定要降低耗尽区电场，防止碰撞产生电子空穴对，降低电压肯定不行，那就只能增加耗尽区宽度了，所以要改变dopingprofile了，这就是为什么突变结(Abruptjunction)的击穿电压比缓变结(GradedJunction)的低。这就是学以致用，别人云亦云啊。

当然除了dopingprofile，还有就是doping浓度，浓度越大，耗尽区宽度越窄，所以电场强度越强，那肯定就降低击穿电压了。而且还有个规律是击穿电压通常是由低浓度的那边浓度影响更大，因为那边的耗尽区宽度大。公式是BV=K*(1/Na+1/Nb)，从公式里也可以看出Na和Nb浓度如果差10倍，几乎其中一个就可以忽略了。

那实际的process如果发现BV变小，并且确认是从junction走的，那好好查查你的Source（源极）/Drain（漏极）implant了

3)MOSFET击穿电压-Drain（漏极）->Gate（栅级）击穿

这个主要是Drain（漏极）和Gate（栅级）之间的Overlap导致的栅极氧化层击穿，这个有点类似GOX击穿了，当然它更像Polyfinger的GOX击穿了，所以他可能更carepolyprofile以及sidewalldamage了。当然这个Overlap还有个问题就是GIDL，这个也会贡献Leakage使得BV降低。

上面讲的就是MOSFET的击穿的三个通道，通常BV的case以前两种居多。

上面讲的都是Off-state下的击穿，也就是Gate（栅级）为0V的时候，但是有的时候Gate（栅级）开启下Drain（漏极）加电压过高也会导致击穿的，我们称之为On-state击穿。这种情况尤其喜欢发生在Gate较低电压时，或者管子刚刚开启时，而且几乎都是NMOS。所以我们通常WAT也会测试BVON，不要以为很奇怪，但是测试condition一定要注意，Gate（栅级）不是随便加电压的哦，必须是Vt附近的电压。(本文开始我贴的那张图，Vg越低时on-state击穿越低)有可能是Snap-back导致的，只是测试机台limitation无法测试出标准的snap-back曲线。另外也有可能是开启瞬间电流密度太大，导致大量电子在PN结附近被耗尽区电场加速撞击。

MOSFET击穿电压原因和防护措施

1、MOS管为什么会被静电击穿 2、静电击穿是指击穿MOS管G极的那层绝缘层吗 3、击穿就一定短路了吗 4、JFET管静电击穿又是怎么回事。

MOS管一个ESD敏感器件，它本身的输入电阻很高，而栅-源极间电容又非常小，所以极易受外界电磁场或静电的感应而带电(少量电荷就可能在极间电容上形成相当高的电压(想想U=Q/C)将管子损坏)，又因在静电较强的场合难于泄放电荷，容易引起静电击穿。静电击穿有两种方式：一是电压型，即栅极的薄氧化层发生击穿，形成针孔，使栅极和源极间短路，或者使栅极和漏极间短路;二是功率型，即金属化薄膜铝条被熔断，造成栅极开路或者是源极开路。JFET管和MOS管一样，有很高的输入电阻，只是MOS管的输入电阻更高。

静电放电形成的是短时大电流，放电脉冲的时间常数远小于器件散热的时间常数。因此，当静电放电电流通过面积很小的pn结或肖特基结时，将产生很大的瞬间功率密度，形成局部过热，有可能使局部结温达到甚至超过材料的本征温度(如硅的熔点1415℃)，使结区局部或多处熔化导致pn结短路，器件彻底失效。这种失效的发生与否，主要取决于器件内部区域的功率密度，功率密度越小，说明器件越不易受到损伤。

反偏pn结比正偏pn结更容易发生热致失效，在反偏条件下使结损坏所需要的能量只有正偏条件下的十分之一左右。这是因为反偏时，大部分功率消耗在结区中心，而正偏时，则多消耗在结区外的体电阻上。对于双极器件，通常发射结的面积比其它结的面积都小，而且结面也比其它结更靠近表面，所以常常观察到的是发射结的退化。此外，击穿电压高于100V或漏电流小于1nA的pn结(如JFET的栅结)，比类似尺寸的常规pn结对静电放电更加敏感。

所有的东西是相对的，不是绝对的，MOS管只是相对其它的器件要敏感些，ESD有一个很大的特点就是随机性，并不是没有碰到MOS管都能够把它击穿。另外，就算是产生ESD，也不一定会把管子击穿。|

静电的基本物理特征为：

(1)有吸引或排斥的力量;

(2)有电场存在，与大地有电位差;

(3)会产生放电电流。

这三种情形即ESD一般会对电子元件造成以下三种情形的影响：

(1)元件吸附灰尘，改变线路间的阻抗，影响元件的功能和寿命;

(2)因电场或电流破坏元件绝缘层和导体，使元件不能工作(完全破坏);

(3)因瞬间的电场软击穿或电流产生过热，使元件受伤，虽然仍能工作，但是寿命受损。所以ESD对MOS管的损坏可能是一，三两种情况，并不一定每次都是第二种情况。

上述这三种情况中，如果元件完全破坏，必能在生产及品质测试中被察觉而排除，影响较少。如果元件轻微受损，在正常测试中不易被发现，在这种情形下，常会因经过多次加工，甚至已在使用时，才被发现破坏，不但检查不易，而且损失亦难以预测。静电对电子元件产生的危害不亚于严重火灾和爆炸事故的损失。

电子元件及产品在什么情况下会遭受静电破坏可以这么说：电子产品从生产到使用的全过程都遭受静电破坏的威胁。从器件制造到插件装焊、整机装联、包装运输直至产品应用，都在静电的威胁之下。在整个电子产品生产过程中，每一个阶段中的每一个小步骤，静电敏感元件都可能遭受静电的影响或受到破坏，而实际上最主要而又容易疏忽的一点却是在元件的传送与运输的过程。在这个过程中，运输因移动容易暴露在外界电场(如经过高压设备附近、工人移动频繁、车辆迅速移动等)产生静电而受到破坏，所以传送与运输过程需要特别注意，以减少损失，避免无所谓的纠纷。防护的话加齐纳稳压管保护。

现在的mos管没有那么容易被击穿，尤其是是大功率的vmos,主要是不少都有二极管保护。vmos栅极电容大，感应不出高压。与干燥的北方不同，南方潮湿不易产生静电。还有就是现在大多数CMOS器件内部已经增加了IO口保护。但用手直接接触CMOS器件管脚不是好习惯。至少使管脚可焊性变差。

MOSFET击穿电压-MOS管被击穿的解决方案

第一、MOS管本身的输入电阻很高，而栅源极间电容又非常小，所以极易受外界电磁场或静电的感应而带电，而少量电荷就可在极间电容上形成相当高的电压(U=Q/C)，将管子损坏。虽然MOS输入端有抗静电的保护措施，但仍需小心对待，在存储和运输中最好用金属容器或者导电材料包装，不要放在易产生静电高压的化工材料或化纤织物中。组装、调试时，工具、仪表、工作台等均应良好接地。要防止操作人员的静电干扰造成的损坏，如不宜穿尼龙、化纤衣服，手或工具在接触集成块前最好先接一下地。对器件引线矫直弯曲或人工焊接时，使用的设备必须良好接地。

第二、MOS电路输入端的保护二极管，其导通时电流容限一般为1mA，在可能出现过大瞬态输入电流(超过10mA)时，应串接输入保护电阻。因此应用时可选择一个内部有保护电阻的MOS管应。还有由于保护电路吸收的瞬间能量有限，太大的瞬间信号和过高的静电电压将使保护电路失去作用。所以焊接时电烙铁必须可靠接地，以防漏电击穿器件输入端，一般使用时，可断电后利用电烙铁的余热进行焊接，并先焊其接地管脚。

MOS是电压驱动元件，对电压很敏感，悬空的G很容易接受外部干扰使MOS导通，外部干扰信号对G-S结电容充电，这个微小的电荷可以储存很长时间。在试验中G悬空很危险，很多就因为这样爆管，G接个下拉电阻对地，旁路干扰信号就不会直通了，一般可以10~20K。这个电阻称为栅极电阻

作用1：为场效应管提供偏置电压;

作用2：起到泻放电阻的作用(保护栅极G~源极S)。第一个作用好理解，这里解释一下第二个作用的原理：保护栅极G~源极S：场效应管的G-S极间的电阻值是很大的，这样只要有少量的静电就能使他的G-S极间的等效电容两端产生很高的电压，如果不及时把这些少量的静电泻放掉，他两端的高压就有可能使场效应管产生误动作，甚至有可能击穿其G-S极;这时栅极与源极之间加的电阻就能把上述的静电泻放掉，从而起到了保护场效应管的作用。MOSFET击穿电压
烜芯微专业制造二极管，三极管，MOS管，桥堆等20年，工厂直销省20%，4000家电路电器生产企业选用，专业的工程师帮您稳定好每一批产品，如果您有遇到什么需要帮助解决的,可以点击右边的工程师,或者点击销售经理给您精准的报价以及产品介绍