您好!欢迎光临烜芯微科技品牌官网!

深圳市烜芯微科技有限公司

ShenZhen XuanXinWei Technoligy Co.,Ltd
二极管、三极管、MOS管、桥堆

全国服务热线:18923864027

  • 热门关键词:
  • 桥堆
  • 场效应管
  • 三极管
  • 二极管
  • 如何降低mosfet导通压降-降低高压MOSFET导通电阻原理和方法​
    • 发布时间:2020-11-18 17:07:12
    • 来源:
    • 阅读次数:
    如何降低mosfet导通压降-降低高压MOSFET导通电阻原理和方法
    MOS管
    如何把MOS管导通时电压降控制在最小
    如何降低mosfet导通压降,Rds(on)是MOS管导通时,D极和S极之间的内生电阻,它的存在会产生压降,所以越小越好。D极与S极间电流Id最大时完全导通。在图中可以看到Vgs=10v完全导通,电阻Rds=5欧左右,电流Id=500mA(最大,完全导通),产生压降Vds=2.5v。而Vgs=4.5v时,Id=75mA(不是最大,没完全导通),Rds=5.3欧左右,虽然没完全导通,但产生的压降Vds=0.4v最小,比Vgs=10v产生的压降小得多。
    对于信号控制(控制DS极导通接地实现高低平)来说只要电压,不需要电流,所以只要求MOS管导通时产生的压降越小越好,可以使D极的电压直接被拉为接近0v,因此首选Vgs=4.5v左右,而不选10v。有些用于信号控制的MOS管如2N7002K,Vgs为10V和4.5V时产生的压降差不多,可以根据情况选择10v或者4.5v左右的导通电压。因此对信号控制来说,原则上是选择导通时产生的压降越小越好。
    如何降低mosfet导通压降
    从图中可以看出Vgs为10v和4.5v时,Id为12.4A,都达到最大,都可完全导通。但10v比4.5v的导通电阻小,产生压降小(大约差0.7v),并且10v的开关速度快,损失的能量少,开关效率高,所以首选10v。
    至于P沟道MOS管,跟N沟道的差不多,它用在信号控制方面的很少,主要是用在电源控制如AO4425,G极电压必须低于S极10V以上,也就是Vgs《-10v,才能完全导通(Rds= 9 mΩ左右)。
    如下图
    如何降低mosfet导通压降
    总结:如何降低mosfet导通压降,信号控制使用的MOS管,只要电压,不需要电流,要求导通时产生的压降Vds最小,首选Vgs=4.5v左右,对信号控制来说,原则上是选择导通时产生的压降越小越好。电源控制使用的MOS管,既要电压也要电流,要求完全导通,要求Id最大,产生的压降Vds最小,首选Vgs=10v左右。
    MOS管与一般晶体三极管是不同的。它是电压控制元件,它是栅极电压控制的是S-D极间的体电阻。在栅极施加不同的电压,源-漏极之间就会有电阻的变化,这就是MOS管的工作原理。栅极电压对应在器件S-D极的电阻变化曲线可以查器件手册。根据MOS管的这个特性,既可以选择将MOS管作放大器工作,也可以选择作为开关工作。
    降低高压MOSFET导通电阻的原理与方法
    1、不同耐压的MOSFET的导通电阻分布
    不同耐压的MOSFET,其导通电阻中各部分电阻比例分布也不同。如耐压30V的MOSFET,其外延层电阻仅为 总导通电阻的29%,耐压600V的MOSFET的外延层电阻则是总导通电阻的96.5%。由此可以推断耐压800V的MOSFET的导通电阻将几乎被外 延层电阻占据。欲获得高阻断电压,就必须采用高电阻率的外延层,并增厚。这就是常规高压MOSFET结构所导致的高导通电阻的根本原因。
    2、降低高压MOSFET导通电阻的思路
    增加管芯面积虽能降低导通电阻,但成本的提高所付出的代价是商业品所不允许的。引入少数载流子导电虽能降低导通压降,但付出的代价是开关速度的降低并出现拖尾电流,开关损耗增加,失去了MOSFET的高速的优点。
    以上两种办法不能降低高压MOSFET的导通电阻,所剩的思路就是如何将阻断高电压的低掺杂、高电阻率区域和导电通道的高掺杂、低电阻率分开解决。如除导通时低掺杂的高耐压外延层对导通电阻只能起增大作用外并无其他用途。这样,是否可以将导电通道以高掺杂较低电阻率实现,而在MOSFET关断时,设法使这个通道以某种方式夹断,使整个器件耐压仅取决于低掺杂的N-外延层。基于这种思想,1988年INFINEON推出内建横向电场耐压为600V的 COOLMOS,使这一想法得以实现。内建横向电场的高压MOSFET的剖面结构及高阻断电压低导通电阻的示意图如图3所示。
    与常规MOSFET结构不同,内建横向电场的MOSFET嵌入垂直P区将垂直导电区域的N区夹在中间,使MOSFET关断时,垂直的P与N之间建立横向电场,并且垂直导电区域的N掺杂浓度高于其外延区N-的掺杂浓度。
    当VGS<VTH时,由于被电场反型而产生的N型导电沟道不能形成,并且D,S间加正电压,使MOSFET内部PN结反偏形成耗尽层,并将垂直导电的N 区耗尽。这个耗尽层具有纵向高阻断电压,如图3(b)所示,这时器件的耐压取决于P与N-的耐压。因此N-的低掺杂、高电阻率是必需的。
    如何降低mosfet导通压降
    当CGS>VTH时,被电场反型而产生的N型导电沟道形成。源极区的电子通过导电沟道进入被耗尽的垂直的N区中和正电荷,从而恢复被耗尽的N型特性,因此导电沟道形成。由于垂直N区具有较低的电阻率,因而导通电阻较常规MOSFET将明显降低。
    如何降低mosfet导通压降,通过以上分析可以看到:阻断电压与导通电阻分别在不同的功能区域。将阻断电压与导通电阻功能分开,解决了阻断电压与导通电阻的矛盾,同时也将阻断时的表面PN结转化为掩埋PN结,在相同的N-掺杂浓度时,阻断电压还可进一步提高。
    烜芯微专业制造二极管,三极管,MOS管,桥堆等20年,工厂直销省20%,4000家电路电器生产企业选用,专业的工程师帮您稳定好每一批产品,如果您有遇到什么需要帮助解决的,可以点击右边的工程师,或者点击销售经理给您精准的报价以及产品介绍
    相关阅读