在集成电路中，在通常横截面为50乘50密耳的小硅晶片上开发了大量的有源和无源元件及其互连。制造这种电路所遵循的基本工艺包括外延生长，掩模杂质扩散，氧化物生长和氧化物蚀刻，使用光刻法制造图案。
晶圆上的元件包括电阻器，晶体管，二极管，电容器等......制造IC最复杂的元件是晶体管。晶体管有各种类型，如CMOS，BJT，FET。我们根据要求选择在IC上实现的晶体管技术类型。在本文中，让我们熟悉CMOS制造（或）制造晶体管作为CMOS管的概念。
CMOS晶体管制造工艺
为了降低功耗要求，CMOS技术用于实现晶体管。如果我们需要更快的电路，则使用 BJT在IC上实现晶体管。作为IC的CMOS晶体管的制造可以用三种不同的方法完成。
N阱/ P阱技术，其中在p型衬底或p型扩散上进行n型扩散，分别在n型衬底上完成。
CMOS晶体管的双阱技术，其中NMOS和PMOS晶体管，通过同时扩散在外延生长基极发展了晶片，而不是基底上。
硅绝缘体工艺，其中不使用硅作为衬底，而是使用绝缘体材料来提高速度和闩锁敏感性。
N井/ P井技术
可以通过在同一硅晶片上集成NMOS和PMOS晶体管来获得CMOS晶体管。在N阱技术中，n型阱扩散在p型衬底上，而在P阱中则是反之亦然。
CMOS晶体管的制造步骤
在CMOS晶体管制造工艺流程是使用20基本的制造步骤进行，同时使用N-阱/ P阱技术制造。
用N阱制作CMOS
步骤1：首先，我们选择基板作为制造基础。对于N阱，选择P型硅衬底。
基质
步骤2 - 氧化：使用SiO 2作为阻挡层来实现n型杂质的选择性扩散，该阻挡层保护晶片的部分免受基板的污染。SiO 2是由氧化工艺布局进行将衬底暴露于高品质的氧和氢在氧化室中在约1000 ℃。
氧化
步骤3 - 光致抗蚀剂的生长：在允许选择性蚀刻的这个阶段，对SiO2层进行光刻处理。在该过程中，晶片涂有均匀的光敏乳液膜。
光刻胶的成长
步骤4 - 掩蔽：该步骤是光刻工艺的继续。在该步骤中，使用模板制作所需的开放图案。该模版用作光刻胶上的掩模。现在将基板暴露于紫外线，存在于掩模的曝光区域下的光致抗蚀剂聚合。
遮蔽光刻胶
步骤5 - 去除未曝光的光致抗蚀剂：去除掩模，并通过使用诸如三氯乙烯的化学品显影晶片来溶解光致抗蚀剂的未曝光区域。
去除光刻胶
步骤6 - 蚀刻：将晶片浸入氢氟酸的蚀刻溶液中，从掺杂剂将要扩散的区域除去氧化物。
蚀刻SiO2
步骤7 - 去除整个光致抗蚀剂层：在蚀刻过程中，受光致抗蚀剂层保护的那些SiO2部分不受影响。现在用化学溶剂（热H2SO4）剥离光刻胶掩模。
去除光刻胶层
步骤8 - N阱的形成： n型杂质通过暴露区域扩散到p型衬底中，从而形成N阱。
N阱的形成
步骤9 - 去除SiO 2：现在通过使用氢氟酸除去SiO 2层。
去除SiO2
步骤10 - 多晶硅的沉积：CMOS晶体管的栅极的未对准将导致不希望的电容，这可能损害电路。因此，为了防止这种“自对准栅极工艺”是优选的，其中在使用离子注入形成源极和漏极之前形成栅极区域。
多晶硅的沉积
多晶硅被用于形成栅极的，因为它可以承受高温大于8000 0 c当一个晶片进行退火方法形成源极和漏极的。通过使用化学沉积工艺在薄的栅极氧化物层上沉积多晶硅。多晶硅层下面的这种薄栅极氧化物防止在栅极区域下进一步掺杂。
步骤11 - 栅极区域的形成：除了形成NMOS和PMOS晶体管的栅极所需的两个区域之外，多晶硅的剩余部分被剥离。
门区的形成
步骤12 - 氧化过程：在晶片上沉积氧化层，该氧化层用作进一步扩散和金属化过程的屏蔽。
氧化过程
步骤13 - 掩蔽和扩散：为了使用掩模工艺制造用于扩散n型杂质的区域，进行小间隙。
掩蔽
使用扩散工艺开发了三个n +区域用于形成NMOS晶体管的端子。
N型扩散
步骤14 - 去除氧化物：剥离氧化物层。
去除氧化物
步骤15 - P型扩散：类似于用于形成PMOS晶体管 p型扩散的端子的n型扩散。
P型扩散
步骤16 - 厚场氧化物的铺设：在形成金属端子之前，布置厚场氧化物以形成用于晶片区域的保护层，其中不需要端子。
厚场氧化层
步骤17 - 金属化：该步骤用于形成可提供互连的金属端子。铝散布在整个晶圆上。
金属化
步骤18 - 去除多余金属：从晶片上除去多余的金属。
步骤19 - 端子的形成：在去除多余金属端子之后形成的间隙中形成用于互连的端子。
终端的形成
步骤20 - 分配端子名称：将名称分配给NMOS管和PMOS晶体管的端子。
分配终端名称
利用P阱技术制作CMOS晶体管
p阱工艺类似于N阱工艺，除了在此使用n型衬底并且进行p型扩散。通常，为简单起见，优选N阱工艺。
双管制造CMOS晶体管
使用双管工艺可以控制P和N型器件的增益。使用双管法制造CMOS晶体管所涉及的各种步骤如下：
• 采用轻掺杂的n或p型衬底并使用外延层。外延层保护芯片中的闩锁问题。
• 生长具有测量厚度和精确掺杂剂浓度的高纯硅层。
• P和N井管的形成。
• 薄氧化物结构，用于防止扩散过程中的污染。
• 使用离子注入方法形成源极和漏极。
• 切割用于制造金属触点的部分。
• 进行金属化以绘制金属触点。
CMOS晶体管 IC布局
给出了CMOS晶体管制造和布局的上视图 。这里可以清楚地看到各种金属触点和N阱扩散。
CMOS晶体管 IC布局
因此，这完全与CMOS晶体管制造技术有关。让我们考虑将1平方的晶片分成400个芯片，表面积为50密耳×50密耳。制造晶体管需要50平方毫米的面积。因此，每个IC包含2个晶体管，因此在每个晶片上构建有2×400 = 800个晶体管。如果每批处理10个晶片，则可以同时制造8000个晶体管。您在IC上观察到了哪些组件？
烜芯微专业制造二极管，三极管，MOS管，桥堆等20年，工厂直销省20%，1500家电路电器生产企业选用，专业的工程师帮您稳定好每一批产品，如果您有遇到什么需要帮助解决的,可以点击右边的工程师,或者点击销售经理给您精准的报价以及产品介绍
烜芯微专业制造二极管，三极管，MOS管，桥堆等20年，工厂直销省20%，1500家电路电器生产企业选用，专业的工程师帮您稳定好每一批产品，如果您有遇到什么需要帮助解决的,可以点击右边的工程师,或者点击销售经理给您精准的报价以及产品介绍